⑲ 日本 国 特 許 庁 (JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-29821

Silnt, Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月31日

G 06 F 7/52 15/347 310 Z N 7056-5B 7050-5B

審査請求 未請求 請求項の数 20 (全14頁)

図発明の名称 CORDIC複素数乗算器

②特 願 平1-136295

@出 願 平1(1989)5月31日

優先権主張 Ø1988年5月31日 Ø米国(US) @200,491

⑩発 明 者 マシユー・オドネル アメリカ合衆国、ニユーヨーク州、スケネクタデイ、レキ

シントン・パークウエイ、2009番

70発明者 ウイリアム・アーネス アメリカ合衆国、ニューヨーク州、スケネクタデイ、セイ

ト・エンゲラー ント・ステフアンズ・レーン、88番

⑪出 願 人 ゼネラル・エレクトリ アメリカ合衆国、ニューヨーク州、スケネクタデイ、リバ

ツク・カンパニイ ーロード、1番

⑩代.理 人 弁理士 生沼 徳二

明 細 審

発明の名称
 CORDIC複素数銀算器

2. 特許請求の範囲

1. 第1の複素数の実数部分及び虚数部分の各々を表わすディジタル・データ・ワードを受取る手段と、

前記第1の複素数の実数部分及び虚数部分の夫々一方を、+90°及び-90°の内の選ばれた一方の第1の角度増分α1だけ回転させて、ディジタル・データ・ワード I 及び Qの内の関連する一方を形成する手段を含む第1の部分と、

該第1の部分から受取った1及びQディジタル・データ・ワードの各々を、Nを2より大きい正の整数として、失々角度 α_1 より小さいが、次の増分角度 α_{i+1} よりも大きな、 $2 \le i \le N$ に対する正及び負の増分角度 α_i の選ばれた一方だけ再場的に回転修正する手段を含む再帰部分と、

振幅/回転角度の形で表わした第2の複素数の 回転角度φ部分を表わすディジタル・データ・ワ ードを受取り、前記第1の部分に於ける角度αι 並びに前記再帰部分に於ける増分角度αιの全て の符号を制御して、第2の複常数の回転角度φを 近似する手段と、

N個の全ての角度にわたる回転終正の後、第1 部及び第2 部を、虚数部分の回転出力ディジタル・データ・ワードAI及び実数部分の回転出力ディジタル・データ・ワードARとして夫々供給する手段とを有する再帰CORDIC回転装置。

- 2. 前記第1の角度増分α: だけ回転する手段が、前記符号を制御する手段からの第1及び第2の符号制御信号の夫々1つに応答して、前記第1の投業数の実数部分及び虚数部分の夫々に対して同じ符号及び反転した符号の一方を選択する手段を含む請求項1記載の再帰CORDIC回転装置。
- 3. 各々の増分角度が、n=i-2として、α; = t a n⁻¹ (2⁻ⁿ) である請求項2記載の再帰CORD!C回転装置。
- 4. i が 8 未満である請求項 3 記載の再帰 C O R D I C 回転袋壁。

5. 再帰部分の回転する手段が、前記第1の部 分からのしディジタル・データ・ワード及び逐次 的にシフトさせた (N-1) 個の第1のディジタ ル・データ・ワードの内の夫々逐次的な1つを累 算する第1の手段と、前記第1の部分からのQデ ィジタル・データ・ワード及び逐次的にシフトさ せた (N-1) 個の第2のディジタル・データ・ ワードの逐次的な1つを累算する第2の手段と、 前紀符号を制御する手段からの第1の符号選択手 段符号制御信号に応答して、その時前記第1の累 算手段から供給されるディジタル・データ・ワー ドの符号を選択的に反転する第1の符号選択手段 と、前記符号を制御する手段からの第2の符号選 択手段符号制御信号に応答して、その時前記第2 の累算手段から供給されるディジタル・データ・ ワードの符号を選択的に反転する第2の符号選択 手段と、前記符号を制御する手段から第1のシフ ト手段制御信号が発生する度に、前記第1の符号 選択手段からのディジタル・データ・ワードのピ ットを予定の方向に1ピットだけシフトする第1

の手段と、前記符号を制御する手段からの第2の シフト手段制御信号が発生する度に、前記第2の 符号選択手段からのディジタル・データ・ワード のピットを予定の方向に1ピットだけシフトする 第2の手段と、前記第1の累算手段及び前記第2 のシフト手段からのディジタル・データ・ワード を加算して、前記第1の累算手段に対する逐次的 にシフトさせた (N-1) 個の第1のディジタル ・データ・ワードの逐次的な1つを供給すると共 に、AI出力ディジタル・データ・ワードとして 供給する第1の加算器手段と、前記第2の累算手 **段及び前記第1のシフト手段からのディジタル・** データ・ワードを加算して、前記第2の累算手段 に対する逐次的にシフトさせた (N-1) 個の第 2のディジタル・データ・ワードの逐次的な1つ を供給すると共に、AR 出力ディジタル・データ ・ワードとして供給する第2の加算器手段とを有 し、前記符号を制御する手段は別の出力を持ち、 受取った回転角度φデータに応答して、(N-1) 回の再帰の各々に対し、第1及び第2の符号制御

手段及び第1及び第2のシフト手段の符号制御信号が全て前記別の出力に供給される様にした請求項3記載の再場CORDIC回転装置。

6. 第1の複素数の実数部分及び虚数部分の各々を表わすディジタル・データ・ワードを受取る手段と、

第1及び第2の複素数の実数及び虚数部分の各々1つを、+90°及び-90°の内の選ばれた一方の第1の角度増分α」だけ別々に回転させる 数手段を含む第1の部分と、

Nを2より大きい正の整数として、複数個(N-1個)の段手段を含む第2の部分であって、各々の段手段は1対の入力の実数及び虚数部分からなるディジタル・データ・ワードを、2 \le i \le Nとして、正及び負の増分角度 α ;の内の選ばれた一方だけ回転修正し、各々のi番目の段手段の増分角度 α ;は角度 α ;より小さいが、次の段手段の増分角度 α ;より大きく、第1の段手段の増分角度 α ;より大きく、第1の段手段の対する入力ディジタル・データ・ワードは前記第1の部分から受取り、他の任意の段手段に対する入

カディジタル・データ・ワードは直前の段手段から受収る様になっている当該第2の部分と、

振幅/回転角度の形で表わした第2の複素数の回転角度 φ部分を表わすディジタル・データ・ワードを受取って、前記第1の部分に於ける角度 α, 並びに前記複数個の段手段に於ける全ての増分角度 α; の符号を制御して、第2の複素数の回転角度 φ を近似する手段と、

N個の角度全部にわたる回転修正の後、第1部 及び第2部を、虚数部分の回転出力ディジタル・ データ・ワード及び実数部分の回転出力ディジタ ル・データ・ワードとして夫々供給する手段とを 有する逐次CORDIC回転装置。

- 7. 前記第1の角度増分αιだけ回転する手段が、前記符号制御手段からの第1の増分符号制御信号に応答して、第1及び第2の複素数の実数及び虚数部分の選ばれた一方に対して同じ符号及び反転した符号の内の一方を選択する手段を含む請求項6記載の逐次CORDIC回転装置。
 - 8. 各々の増分角度が、n = i 2 として、

α₁ = tan⁻¹ (2⁻¹) である請求項?記載の逐次CORDIC回転装置。

9. iが8未満である請求項8記載の逐次CO RD!C回転装置。

 ディジタル・データ・ワード及び前記第2の符号 選択手段からのディジタル・データ・ワードを加 算して当該取手段からの実数部分の出力ディジタ ル・データ・ワードを発生する第1の加算器手段 と、虚数部分の入力ディジタル・データ・ワード 及び前記第1の符号選択手段からのディジタル・ データ・ワードを加算して、当該取手段からの 数部分の出力ディジタル・データ・ワードを 数部分の出力ディジタル・データ・ワードを発生 する第2の加算器手段とを有し、前記符号を制御 する手段は、(N-1)個の段手段全部に対する 全ての第1及び第2の符号制御手段制御信号が、 受収った回転角度々データに応答して供給される 付加的な出力を持っている請求項8記級の逐次C ORDIC回転装置。

反転する第2の符号選択手段と、実数部分の入力

11. 実数部分のディジタル・データ・ワード CR及び虚数部分のディジタル・データ・ワード C!として表わされた第1の複素数Cと、大きさ |B|のディジタル・データ・ワード及び位相角 すのディジタル・データ・ワードとして表わされ

た第2の複素数 B との数である出力ディジタル・ データを発生する装置に於て、

位相角のディジタル・データ・ワードに応答して、入力の実数部分のディジタル・データ・ワード1及び入力の虚数部分のディジタル・データ・ワードQを夫々回転修正して、出力ディジタル・データ・ワード Q ′ 及び出力ディジタル・データ・ワード I ′ を夫々求める C O R D I C 手段と、少なくとも前記第1の複紫数の実数部分のディジタル・データ・ワード C R 及び虚数ディジタル・データ・ワード C I を受取って、夫々入力 I 及び Q ディジタル・データ・ワードを供給する入力手段と、

失々出力Q′及び1′ディジタル・データ・ワードを受取って、出力ディジタル・データ・ワードの虚数部分AI及び出力ディジタル・データ・ワードの実数部分ARを失々発生する出力手及とを有する装置。

12. CORDIC手段が再帰CORDIC回 転装置である請求項11記載の装置。 13. 前記出力手段が、第2の複楽数の大きさ | B | のディジタル・データ・ワードを受取る手 酸と、実数部分のディジタル・データ・ワード I'及び虚数部分のディジタル・データ・ワード Q'の夫々1つに大きさ | B | のディジタル・デ ーク・ワードのスカラー後を求めて、実数部分 AR及び虚数部分AIのディジタル・データ・ワードを求める手段とを有する請求項12記載の装

14. CORDIC手段が逐次CORDIC回 転装置である請求項11記載の装置。

15. 前記出力手段が更に、第2の投業数の大きさ | B | のディジタル・データ・ワードを受取る手段と、実数部分のディジタル・データ・ワード I' 及び虚数部分のディジタル・データ・ワード Q' の夫々1つに大きさ | B | のディジタル・データ・ワードのスカラー積を求めて、夫々実数部分 A R 及び虚数部分 A I のディジタル・データ・ワードを求める手段とを有する請求項14記載の装置。

16. 実数部分のディジタル・データ・ワード 11及び虚数部分のディジタル・データ・ワード Q1として表わされた第1の複素数と、実数部分 のディジタル・データ・ワード 12及び虚数部分 のディジタル・データ・ワード Q2として表わさ れた第2の複素数との複である出力ディジタル・ データを発生する装置に於て、

N個の期間の各々 1 番目の期間に、別のディジタル・データ・ピットの状態に応答して、入力の実数部分のディジタル・データ・ワード I 及び入力の虚数部分のディジタル・データ・ワード Q を、 なっを まり0°の遊ばれた一方、そしてNを 2 より大として、2 ≤ 1 ≤ Nに対し、 α っを tan¹(2 - n)(但しn = 1 - 2)として、 角度 α っだけ回転修正して、 出力ディジタル・データ・ワード Q ′及び出力ディジタル・データ・ワード 1 ′を夫々求める第 1 及び第 2 の C O R D I C 手段を有し、 第 1 の C O R D I C 手段は 大々 なが 2 の C O R D I C 手段を フード I □ 及び Q □ を 夫々実数部分 ひ 定 数 3 の データ・ワードとして 受取って、 少なくとも 1

実数部分の出力 [* データ・ワード及び虚数部分の出力 Q * ディジタル・データ・ワードに l 。 データ・ワードを乗じたスカラー積を求めて、夫々実数部分 l * 及び虚数部分 Q * のディジタル・データ・ワードを求める手段とを有する請求項 1 7 記載の装置。

19. 実数部分のディジタル・データ・ワード I: 及び虚数部分のディジタル・データ・ワード Q: として表わされた第1の複楽数と、実数部分のディジタル・データ・ワード I: 及び虚数部分のディジタル・データ・ワード Q: として表わされた第2の複楽数との様である出力ディジタル・データを発生する装置に於て、

 α_1 を±90° の選ばれた一方とし、Nを2より大として、 $2 \le i \le N$ に対し、n=i-2 として、 α_i が t a n^{-1} (2^{-n}) である様な角度 α_i だけ、入力の実数部分のディジタル・データ・ワード 1 及び入力の虚数部分のディジタル・デーク・ワード Q を回転修正して、出力ディジタル・デーク・

つの出力データ・ワード l。 及び有効な出力角度 が略ぜロである時に符号の状態を変える信号を発 生し、第2のCORDIC手段は夫々のデータ・ ワード I 2 及び Q 2 を実数部分及び虚数部分のデ ータ・ワードとして受取って、夫々実数部分及び 虚数部分の出力データ・ワード l で 及び Q で を発 生し、

更に、各々のi番目の期間に、符号状態信号が符号を変えるまで、両方のCORDIC手段によって出力ディジタル・データ・ワードを回転修正させる様に選ばれたデータ状態を前記別のディジタル・データ・ピットに持たせる手段と、夫々出力「、及びQ、ディジタル・データ・ワードを受取って、出力ディジタル・データの虚数部分「、及び出力ディジクル・データ・ワードの実数部分Q、を夫々発生する出力手段とを有する装置。

17. 各々のCORDIC手段が再帰CORD 1 C回転装置である納収項16記載の装置。

18. 前記出力手段が更に、第1のCORDI C手段の出力データ・ワードI。を受取る手段と、

ワード I を求める第1及び第2のCORDIC 手段を有し、ここで各々の角度の符号は関連する 符号ピットの論理状態に応答し、第1の手段の各 々の角度に対する符号ピットは、その角度に対す る計算段の1対のデータ人力の一方にその時存在 するデータ・ピットであり、

更に、人力ビットの論理状態を反転する複数個(N個)の手段を有し、各々i番目の反転する手段は、関連するi番目の角度に対する第1の手段に対する段から符号ビットを受取って、第2の手段の同じi番目の段に対して別の符号ビットを供給し、

前記第2の手段は夫々のデータ・ワード i 2 及び Q 2 を夫々実数部分及び虚数部分のデータ・ワードとして受取って、第2の複素数の大きさ | A : 1 である少なくとも1 つの出力ワードを発生し、

更に、夫々出力! '及びQ'ディジタル・データ・ワードを受取って、出力ディジタル・データの退数部分Q'及び出力ディジタル・データ・ワ

ードの実数部分 I を失々発生する出力手段を有する装置。

20. 前記出力手段が更に、第2のCORDI C手段の出力データ・ワード | A2 | を受取る手 段と、実数部分の出力 | ディジタル・データ・ ワード及び虚数部分の出力 Q ディジタル・データ・ワードの夫々1つと | A2 | データ・ワード とのスカラー段を求めて、夫々実数部分 l '及び 虚数部分 Q'のディジタル・データ・ワードを求 める手段とを有する請求項19記載の装置。

3. 発明の詳細な説明

発明の背景

この発明は算術処理手段、更に具体的に云えば、 1対の複素数の乗算を行なう為に、少なくとも1 つの座標回転ディジタル計算機 (CORDIC) を利用した新規な手段に関する。

いろいろな形式の今日の電子装置では、相関の 検出、離散的なフーリエ変換等の様な比較的複雑 な信号処理機能が利用されている。基本の信号処 理案子は乗算-異算セルである。ベースバンド信 号処理等を利用する超音波作像の機なある装置では、完全に複素数の信号を乗算しなければならない。 選子信号の同様な複素数乗算は、レーダ、ソナー等の機な他の多くの信号処理分野で、特にディジタル信号、更に特に2進形の信号の処理に見られる。従って、何れも×+jy又はR、 θと云う形をした複素数を表わす1つのディジタル信号手段を提供することが非常に望ましい。

従来、IREトランザクションズ・オン・エレクトロニック・コンピュータズ誌EC-8、第330頁乃至第334頁(1959年)所載のJ. E. ポルダーの論文「CORDIC三角関数計算方式」に最初に記載された様なCORDIC装置及び方式を使うことが述べられている。これは、角度θにわたる回転は、その何れの回転も特別の1組の角度αの内の1つにわたる様な幾つかの回転の和として表わすことが出来ると云う計算方式であり

$$\theta = \sum_{i=1}^{n} F_{i} \alpha_{i} \tag{1}$$

こゝで f i ー + 1 又は - 1 である。 a i = 9 0 ° と定義すると

$$\alpha_{n+2} = \tan^{-1} (2^{-n})$$
 $n = 0, 1, 2 \cdots$ (2)

即ち、全体の角度が、複数個(n 個)の角度αιの全部を使って順次近似され、角度の一層細かい 大々の近似が直角座標の結果 x n+1 及び y n+1 を 生じ、これらは(次に粗い近似に対する)直角座 標の値 x n 及び y n に対して次の 1 対の方程式で 表わされる様な関係を持つ。

$$x_{n+1} - K (\theta) (x_n + \xi_i y_n / 2^n)$$

$$(3 a)$$
 $y_{n+1} - K (\theta) (y_n - \xi_i x_n / 2^n)$

こゝでK (θ) は c o s (θ) に等しい倍率である。各々の係数 2^{-n} は事実上除数 2 の除算を n 回

行なうことであり、2 進数では、この n 回の各々に対して1 ピットのシフトによって行なわれる。この為、複紫数乗算は、(必要とする場合の)倍 串 K (θ)の乗算を別として、1 組のシフトレジスタ及び加算器を用いて実行することが出来る。この基本的な C O R D I C 方式を利用して、1 対の複索数を乗算する新規な装置を提供することが非常に望ましい。

発明の要約

この発明の現在好ましいと考えられる2つのディジタル複素数B及びCを乗算するCORDIC 装置は、直角座標の形(例えば、CR及びCI)で表わした一方の数の実数データ部分及び虚数データ部分の各々を、極座標の形で表わした他方の数(例えば、+BI、ø)の位相角øだけ回転させるために、乗算器のない、再帰形又はパイプライン逐次形の何れかのN段CORDIC回転手段を用いる。回転の後、CORDIC回転手段の力の実数又は虚数デーク部分の各々に他方の数の大きさのデーク1BIのスカラー乗算を行なう手

段を設ける。こうして計算された最終的なデータ が、積の実数及び虚数部分である。

現在好ましいと考えられる別の複素数乗算CO RDIC装置では、1対の再帰形又はパイプライ ン逐次形位相回転手段の各々が、第1及び第2の 直角座標形式の複素数の実数及び虚数部分に作用 する。各々の複素数の位相は、符号検出器で判定 して、第1の数がゼロの位相角になるまで平等に 回転し、これにより出力データの位相が第1及び 第2の複素数の位相角の和に等しくなる様にする。 必要によっては、全体の複素数の積を決定する為 に、積データのスカラー乗算を使うことが出来る。 相関の統計等の計算の様な多くの場合、正確な位 相情報を累算することだけが必要であって、位相 **樹報の精度が保たれている限り、積の振幅項には** 比較的精度が要求されない。使う場合、各々のス カラー乗算器はシフト及び累算部分にすることが 出来る。

従って、この発明の目的は、1対のディジタル 複素数を乗算する新規なCORDIC回路を提供

の手段12は、ディジタル・データ計算の分野で 周知の様に、シフトレジスタ及び累算器からなる 1組であってよい。ある計算タスクでは、振幅の 精度が低下しても差支えないことがあるから、手 段12を設ける場合、その部品は比較的精度の低 いものであってよい。他方の復衆数Bが極座様の 形で導入され、大きさ|B|の成分に対するPビ ットのデータ・ワードが入力10cに加えられ、 両方のスカラー・データ乗算手段の第2の入力1 2-1 b 及び 1 2 - 2 b に接続され、角度 ø 成分 のデータ・ワードが入力10dに加えられる。別 の入力10eに周期的なクロックCLK信号が加 えられる。Cベクトル入力のスカラー乗算した実 数及び虚数成分が、夫々第1及び第2のスカラー 乗算手段の出力12-1c及び12-2cにディ ジタル・データとして得られる。複素数乗算器の 出力は、複素数積Aの夫々直角座標の形をした実 数軸及び虚数軸の項AR及びAIを別々に夫々の 出力端子10g及び10fに発生する。

この発明の別の一面として、CORDICディ

することである。

この発明の上記並びにその他の目的は、以下図面について詳しく説明する所を読めば、明らかになろう。

発明の詳しい説明

最初に第1図について説明すると、現在好ましいと考えられる1実施例の複素数ディジタルCORDICディジタル乗算器手段11と1対のスカラー・ディジタル乗算手段12とを利用している。第1の複素数Cが直角座標の形で導入され、Pビットの実数軸成分CRデータ・ワードが入力10aから入って1年の入力10を開発の第1の入力111年を表記され、Pビットの虚数軸成分CIが第2の入力10bに加えられ、乗算器の第2の入力10bに加えられ、乗算器の第2の入力10bに放送される。使う場合、1対のスカラー乗算手段12の各々は、第1のデータ入力12~1a又は12~2aが、CORDIC手段の虚数軸データQ、出力11f又は実数軸データQ、出力11f又は実数軸データQ、出力11f又は実数軸データー、出力11gから失々データを受取る。各々

ジタル・データ乗算器手段11は、第1図に示す 様な再帰形乗算器であるか、又は第2図について 説明する様なパイプライン (逐次) 形乗算器であ る。実数軸 I データ・ワード又は虚数軸 Q データ ・ワードの各々が、手段11に入力されると、夫 カ第1又は第2の符号選択手段14-1又は14 - 2 の入力 1 4 - 1 a 又は 1 4 - 2 a に現れる。 入力データの大きさではなく、符号は、夫々符号 選択入力14-1b又は14-2bの符号選択2 進制御信号の状態に応じて、影響を受けないか又 は反転される(実効的に-1の乗算が行なわれ る)。最初の回転が+90°であるか-90°で あるかを決定する符号選択ディジクル・データが、 符号手段14-1又は14-2の出力14-1c 又は14-2cに夫々現れる。符号選択手段は、 符号選択手段14-1で示す様に、入力14-1 aを符号ピット反転器16を介して2入力マルチ プレクサMUX手段18の第1の入力18aに接 続することによって構成することが出来る。第2 のMUX手段の入力18bが入力14-1aから

のもとの符号ディジタル・データ・ワードを受収 る。MUX手段の選択入力18cにある符号選択 2 進信号の状態に応じて、出力18 d (並びに手 段の出力14-1c)がもとの極性の入力18b 又は反転した極性の入力18aに接続される。符 号選択信号の2進状態が符号制御手段20によっ て決定される。入力のディジタル・データ・ワー ドが2の捕数として表わされる場合、符号反転及 びマルチプレクサ手段は一層簡単な構造に置換え ることが出来る。この構造では、入力数の各ピッ トが排他的オア(XOR)ゲートの一方の入力に 接続され、他方の入力がMUX選択入力に接続さ れる。各々のXORゲートの出力ピットが、順次 加算器チェーンの関連する逐次的な入力に接続さ れ、このチェーンはXOR出力に1を加算する桁 上げピットを持っている。従って、MUX符号選 択入力信号が入力数か又はその入力の否定の何れ かを選択する。この比較的低速の再帰動作を行な うCORDIC乗算器11では、複数個 (図示の 場合は6個)の符号選択信号が必要であり、各々

異なる信号が、節11cから符号制御手段の入力 20gに供給された符号制御データ・ワードに応 答して、符号制御手段の出力(今の場合は出力2 Oa乃至20f)の内の異なる1つに現れる。こ のSピットのデータ・ワードは、角度φによって 一意的に設定され、それに応じた 2 進パターンを 持つデータ・ワードの1組の符号制御ピットの中 をクロックによって前進することに応答して、プ ログラム可能な論理配列(PLA)手段の様な論 理手段21の出力21 aに供給することが有利で ある。即ち、PLA手段の1つの入力21bが、 入力11e及び装置の入力10eからCLKパル スを受取り、PLA手段の2番目の入力21cが (CORDIC手段の入力11 d 及び装置の入力 10 dを介して) 第2の複素数の位相角φ情報を 受取る。再帰形実施例の動作は、特に位相入力1 O dでデータが安定した時、n回の動作の各々に 対して別々のCLKパルスが発生し、この動作を 加算して、所望の積の成分を発生する。この為、 各々のクロック・パルスにより、次の最も小さい

CORDIC角度 α_1 が、合計の回転角度 θ に対して正又は負の何れの寄与になるか、決定され、こうして入力 2 0 gの符号制御ワードにより、出力 2 0 a 乃至 2 0 f の全ての符号制御ピットを設定する。

第1段(+/-90° 選択段)の出力に出る符号選択の実数及び虚数のPビットのデータ・ワードが、第1及び第2の符号選択手段の出力14~1c又は14~2cに現れ、第1の累算器ACCUM手段22~1の入力22~1a又は第2のACCUM手段22~2の入力22~2aの所で、(n-1)再帰段に供給される。この入力データが夫々第2の入力22~1b又は22~2bの(P+2)ビットのデータ・ワードと加算され、第1又は第2の累算器の出力22~1c又は22~2cに(P+2)ビットのディジタル・データ・ワードを発生する。この出力データ・ワードを発生する。この出力データ・ワードを発生する。この出力データ・ワードがデータの出力データ・ワードが、第3の符号選択手段14~3の第1の入力14~3aに現れる。

この符号遊択手段は、符号制御手段20の第3の 出力20cから、符号制御信号を入力14-3b に受取る。 節112のデータ・ワードが第4の符 号選択手段14-4の第1の入力14-4aに現 れる。この符号選択手段は、符号制御手段20の 第4の出力20 dからの符号制御信号を受収る符 号選択入力14-4 bを持っている。「実数」チ ャンネルからの符号選択して紧算したデータ・ワ ードが出力14-3cに現れ、第1のシフタ手段 24-1の入力24-1 a に結合され、「虚数」 チャンネルからの符号選択して累算したデータ・ ワードが出力14-4cに現れ、第2のシフタ手 段24-2の入力24-2aに結合される。各々 のシフタ手段24は例えば入力24-1b又は2 4-2 bの様なシフト制御入力を持っていて、こ れが符号制御手段20の第5又は第6の出力20 e又は20fから夫々シフト制御パルスを受取る。 シフト制御入力 2 4 ~ 1 b 又は 2 4 ~ 2 b の一方 に出る各々のパルスに応答して、シフタ24-1 又は24-2にあるデータ・ワードが1つの2進

位置だけ右に回転し又はシフトし、1ピットだけ シフトしたデータが第1のシフタ手段の出力24 - 1 c 又は節 2 のパーレル・シフタ手段の出力 2 4-2cに現れ、夫々第2のディジタル加算器手 段26-2又は第1のディジタル加算器手段26 - 1 の第 1 の入力 2 6 - 2 a 又は 2 6 - 1 a に夫 々交差結合される。これらの加算器手段の別の人 力 2 6 - 2 b 又 は 2 6 - 1 b が、夫々節 1 1 Q 又 は111からのディジタル・データ・ワードを受 取る。第1の加算器手段の出力26-1cの加算 データのワードは、 (P+2) ピットのデータ・ ワードQ'であって、CORDIC乗算器手段の 第1の出力11-1に供給され、その後乗算器の 出力10fに供給されるが、第2の加算器手段の 出力26-2cのディジタル・データ・ワードは、 別の (P+2) ピットの信号1′であって、CO RDICの手段の出力11g及び乗算器手段の出 力10gに供給される。Q'データ信号が深算器 の入力22-1bに戻され、I′ データが累算器 の入力22~2bに戻される。

算器12を省略することが出来、この為、乗算器 を全く必要としない場合、特に重要である)。例 として、n-8段の回転は、下記の表1の符号選 択情報を利用して、±0.6°の精度で実施する ことが出来る。

動作について説明すると、式 (3 a) 及び (3 bは次の様に省き直すことが出来る。

$$I' - K(\theta) (I + \xi_i Q/2^n)$$

$$Q' = K(\theta)(Q - E_1 I / 2^n)$$

(4b)

前に述べた様に、所望の計算精度に対して選ばれ た緑返し回数nに関係する一定値であるから、共 通の倍数 K (θ) ー c o s θ は無視することが出 來る。入力の回転角度すは、任意の角度であるが、 これが最初に式 (3 a) 及び (3 b) を充たす 1 組の回転角度α」に分解される。各々の回転で倍 率は異なるが、倍率の大きさは回転の符号には無 関係であり、従って、各々の段で符号が異なるが、 間じ大きさの回転を使う一定数の回転に対しては、 全体的な倍率は、合計の回転の角度に無関係であ り、倍率を無視してもよいし、或いは何回もの回 転順序の終りに加えてもよい。これは、復衆数積 の位相が重要である様な用途で重要なことである (第2の量Bの大きさが1であって、スカラー乗

n=8段の回転に選ばれる符号	ě.	0.00	+	+	ı	1	1	+	+	ı	ı	+	•	ı		+	+	ı	ı
	2	1.79	ı	+	+	ı	ŧ	+	1	•	+	+	+		ı	+		•	•
	7	3.58	+		,	1	ı	+	+	+.	ŧ	ı	,	,	ŧ	+	+	+	1
	ĩ	7.18	ı	+	1	•			+	•	+	+		+	:	•	+	1	+
	ī	14.04	ı	ı	+	+	•			+	+	•	+	+	•	•	ı	+	•
	-3	26.58	•	,	•	1	+	+ ,	+	+	+	•	•		+	+	+	+	+
		45		ı	ı	ı	ı	ı	ı	1	ı	÷	+	•	•	+	+	+	+
	Ē	90	+	+	+	+	+	+	+	+	+	+	+	+	.*	+	+	+	+
	実際の	東	0	10.85	22.65	33.30	44.10	59.65	67.35	79.35	90.00	100.65	112.65	123.35	134, 10	146.85	157.85	169.35	180.00
	所留の	角度	0	11.25	22.50	33.75	45.00	58.25	67.00	78.75	90.00	101.25	112.50	123.75	135.00	148.25	157.50	168.75	180.00

負の角度(0乃至-180°) はデータ・ワードの全てのビットの反転を必要とする。

入力の C R 及び C 1 データ・ワードの符号を修正して、±90°の回転を実行し、符号を修正した 1 又はQ データを各々サイクル N = 8 クロック・パルスの第1のクロック・パルス (即ち、クロック・パルス番号 C = 1)に応答して、最初にクリアされた関連する 案算器 手段 2 2 に個別にロードする。この第1パスの案算データが夫々節 1 1 I 及び 1 1 Q に現れ、夫々関連する加算器 手段の入力 2 6 - 1 b 及び 2 6 - 2 b にも現れる。

符号選択手段14-1又は14-2で表わされる第1段は、項α1の±90°の回転を装わす。 更数及び虚数軸の両方のチャンネルにある累算器 22から始まる第2段を(N-1)回の動作に対 して再帰形で利用し、その為(N-1)個のCL Kバルスしか必要としない。相次ぐクロック・サイクルで、C-2、3、……8の時、各々の累算器の内容を加算する。これは、反対のチャンネルの符号選択手段14-3及び14-4とシフタ信号24-1又は24-2に 於ける符号の修正及び切捨ての後に行なう。この

ればならないし、各段の回転に対する倍率をも考慮に入れなければならない。この倍率は1.65の値に漸近的に近付く。この発明では、加算器及び累策器を入力データのピット密度よりも更に2ピット與行が深くなる様に設計すれば、両方の因子に対処する十分な余裕が得られることが判った。即ち、入力信号が7ピットのデータ・ワード(例えば、P-7)であれば、(P+2) -9ピットの奥行の加算器、累算器及びシフタを用いる。

この複素数乗算器10は、0. 9m×1. 2mの面積を持つCMOSシリコン回路として集積されているが、1例として、これは<u>A</u>を検出器の複素数出力データ、<u>B</u>を複素数基準データ入力及び Cを複素数検出器データ入力として、次の式

$$\underline{A}_{i} = \sum_{j=N/2} \underline{B}_{j} \underline{C}^{x}_{i+j}$$
(5)

によって左右されるMタップのベースパンド相関 検出器に利用することが出来る。同様に、M個の 点を持つ離散的なフーリエ変換を左右する方程式 為、N段の回転には、最初のクロック・サイクル の最初の (90°) パルスと、その他の (N-1) 個のクロック・サイクルとを 0.9°の精度を持 つ回転を行なう為に必要とする。同様に、N-7 段の回転では、1.8°の特度を持つ回転を実施 する為に、最初のパルスと追加の6個のクロック ・サイクルとを必要とする。これに対してN-6 段の回転では、3.6°の特度を持った回転を行 なう為に、最初のパルスと5個のクロック・サイ クルとを必要とする。5段の手順では、1.1° の精度を持つ回転の為に、最初のパルスと4個の クロック・サイクルとを必要とする。 5 MHz の入 カデータ速度を利用すると、関連する最低クロッ ク周波数Fは式F=(N-1) Dで表わされる。 こゝでDは入力データ速度である。こう云う周波 数及びデータ速度が、今日使われている最も多い 形式の半導体集積回路で実現するのに見合ったも のであることが認められよう。

加算器及び累算器は 4 5° から 0° までの回転 に対処する位の奥行のピット密度を持っていなけ

は次の通りである。

$$\underline{A}_{k} = \sum_{j=0}^{N-1} \underline{W}_{M}^{kj}$$

$$(6)$$

こ、でAは複索数順序 a の複素数の離散的なフーリエ変換であり、W d は 1 のM番目の複素数根である。従って、相関の場合でも離散的なフーリエ変換の場合でも、基本的な処理工程は複素数の乗算- 架算であることが理解されよう。相関の例では、複紫数乗算した出力は次の形である。

A 1 - B R C 1 - B I C R (8) この複素数乗算は次の様に書換えることが出来る。

$$A_R = IBI(C_R \cos \phi - C_I \sin \phi)$$

$$A_1 - | B | (C_R \sin \phi + C_1 \cos \phi)$$
 (10)

基準量Bの係数を実数及び虚数部分のデータでは

なく、大きさIBI及び位相すのデータとしてロ - 一ドする場合、第1図の回路を乗算-累算セルに、 対する複素数乗算器として使うことが出来ること が理解されよう。即ち、各々の乗算ー界算セルに 対するCORDICが同じ段数を持っているから、 倍半K(a)は全てのセルに対して同じであり、 個々の大きさの係数を変更することにより、又は 相関器の最終的な出力に倍率をかけることにより、 倍率をはっきりと考慮に入れることが出来る。第 1 図の構造は、CORDICプロセッサ10を使 うことによって、2つの乗算器及び2つの加算器 を省略することが出来るから、従来の複素数乗算 セルよりも効率がずっとよいことが理解されよう。 複索数相関の例では、第1図の回路は、離散的な フーリエ変換 (DFT) アルゴリズムに於ける複 素数乗算は大きさが1、即ちしWml≈1である から、離散的なフーリエ変換 (DFT) の計算を 効率よくする為に、更に簡単にすることが出来る。 即ち、両方の乗算器12を省略し、非常に簡単に した回路が得られる。

計算を更に遠くする為、CORDIC乗算器の 再帰形の第2の部分又は位相回転手段11は、逐 次形又はパイプライン形のアーキテクチュアに置 換えることが出來る。現在好ましいと考えられる 1つのパイプライン形CORDIC乗算器11′ が第2図に示されている。Pピットの実数軸 Iデ ータ・ワードが入力11′aに加えられ、Pビッ トの虚数輪Qデータ・ワードが入力11′ bに加 えられる。【又はQデータ・ワードの両方が、土 90°の回転を行なう第1の部分で、符号選択手 段14-1又は14-2の内の関連する一方の作 用を別々に受ける。第2の部分で、複数個(N-1個)の同一の段30を用いる。図面に示したN - 5の実施例では、4段30a乃至30dを使う。 名取30は夫々同一の事験軸及び虚数軸部分30 - 1 及び 3 0 - 2 を有する。各々の部分で、入力 31a又は31bのデータ・ワードがシフト手段 32 a又は32 bの入力と、加算器手段34 a又 は34bの入力とに結合される。ピット・シフタ 手段32の出力が符号選択手段36a又は36b

の入力に結合される。各々の符号選択手段は、イ ンパータ (-1) 手段31とマルチプレクサMU X手段38とで構成される。関連する1つの入力 40a, 40b, 40a", 40b" にある 符号選択制御信号が、符号制御手段41の関連す る出力41b乃至41iに出る。符号選択手段が 符号制御入力11′cにSピット幅の符号制御デ ータ・ワードを受取る。このデータ・ワードが M UX手段の出力42a, 42b, …… 42a **又 は42 b でに於ける各々の信号の2 進状態を決定 する。出力42a又は42bが、同じ段の反対側 のチャンネル部分に対する加算器手段34の関連 する第2の入力44日又は44aに交換額合され る。例えば、第1段30aの実数軸部分の加算器 手段に対する第2の入力44aが、虚数軸チャン ネルの出力 4 2 b に交差結合され、虚数軸チャン ネルの加算器手段の第2の入力44bが実数軸チ ャンネルの出力42aに接続されると云う機にな る。 1 ≤ k ≤ (N-1) として、各々 k 番目の段 30kにあるシフタ手段32kが、前の(k-1) 番目の段30 (k-1) にあるシフタ手段よりも 1つ多くのピットをシフトする。 k 帯目の段30 kは(k-1)ピットのシフト手段32kを使う。 従って、第1段のシフタ手段32a. 32bは、 除数1の除算機能では、0ピットだけシフトし、 これは通抜けの接続によって実効的に置換えるこ とが出来る。即ち、利用しない。第2段30日に あるピット・シフタ32a′及び32b′が更に 1つ余分のピットで除算し、従って a = 1 であり、 除数2の除算機能が行なわれる。同様に、第3段 30 cでは、シフトは、除数4の除算機能では、 b = 2 ピットであり、第4段30dのシフタ手段 3 2 a ~ は、除数 8 の除算機能に対し、 c = 3 ビ ットだけシフトする。このパイプライン形COR DICアーキテクチュアは第1段のパルスしか必 要とせず、実質的に合計N段を通る論理回路の遅 延によって設定される強度を持つ。これは頂傷形 CORDICの実施例で得られる結果よりも、殆 んと常にずっと速い計算になる。

次に第3図について説明すると、再帰又はパイ

プライン形CORDIC回転装置11又は11′ の一方又は両方は、2つの複紫数の積を発生する 別の実施例の乗算装置10′に利用することが出 来る。第1の複素数N1を | V₁ | 、φ₁ == $|A_1|e^{i\phi_1}$ (第3a図) として表わし、 第2の複素数N2を | V2 | 、 φ2 = | A2 | e ^{i ø 2} (第3b図) として表わせば、(I_I + i Q₁) ・ ([₂ + i Q₂) の積 P は P = | A | | | A z | e ^{i (φ | + φ z)} である。第 1の複楽数は、ベクトルV」として、その位相角 **φ」だけ回転させて、その遊数部分を除き、実数** の剩余だけで終わる様にすること、即ち、「」′ - | V 1 | - | A 1 | 及びQ 1 ' - 0 にすること が出来ることが理解されよう。そうする時、位相 角ゅ」を解析して、その結果得られる回転した第 $2 O < f + N V_2$ ' $M | A_2 | e^{i (\phi_1 + \phi_2)}$ に等しくなり、この時益!」′として利用し得る | A | | とスカラー騒を求めさえすれば、最終的 な世素数の粒Pが得られる様に、第2の複素数べ クトルVェに加えるべき回転の符号を決定する。

この完全に複常数の乗算器10′が、第1の複素 数N1及び第2の複素数N2の両方を、夫々実数 又は間桁部分11又は12並びに夫々の虚数又は 直角位相部分Q1 又はQ2 を表わす入力データと して受取る。従って、第1の複素数N1が同相部 分のデータ・ワードし」として第1の入力10′ aに現れると共に、直角位相部分のデータ・ワー ドQ1 として別の入力10′bに現れる。第2の 複素数N2は、実数部分のデータ・ワード!2が 入力IO′cに現れ、虚数部分のデータ・ワード Q₂が入力10′dに現れる。第1の複素数の実 数部分1、及び虚数部分Q」のデータ・ワードが、 第1のCORDIC回転手段11-1に入力され、 第2の複条数の実数部分及び虚数部分1,、Q, のデータ・ワードが第2のCORDIC回転手段 11-2に入力される。両方の回転装置の回転角 度は少なくとも部分的には、回転制御入力11-1 c 又は11-2 c の信号(この入力は第1図及 び第2図の回転装置の符号制御入力11 c に対応 する)によって制御される。節11-12(これ

は第1図の節11Q又は第2図の節11Q-1に 対応する)の信号が、符号制御手段50の人力5 O a に印加され、節11-1 Qのデータを、第1 の回転手段11-1のゼロの残留位相角を表わす 一定データ・パターンと比較することにより、各 々の出力50b,50c(従って、それに接続さ れた回転制御入力11-1c及び11-2c)の 2 進信号の状態を決定する。即ち、第1の回転手 段の位相角φιが、近似的に0°の残留位相角ま で相次いでデクレメントされ、これに対して第2 の回転手段の合計位相角φτを同じ回転角度だけ インクレメントして、ø₁ ≃0° の時、ø_T ≃ (φ1 + φ2) になり、所望の積Pの位相角にな る様にする。節11-1Qのデータが、数N1が 直角位相成分を持つこと、即ち角度 ø i が 0°で はないことを示す時に、回転が開始される。入力 50 aのデータに応答して、入力11-1c及び 11-2cの信号の論理状態を決定して、それに 対して入力されたデータ・ワードの位相から、次 の n に対する次の均分角度 θ' = t a n 1 (1/

2ⁿ)を両方の回転装置によって加算又は減算させる。従って、両方の回転装置に於ける回転の符号が、第1の回転手段11-1にある剩余。Q₁。の符号によって決定され、0°に向って順次強調的に近似する。実際には、第1の回転装置11-1は、一連のCORDIC回転を通じて、第1の投棄数がデータ・ワードN1を、第1の投棄数の大きさを表わす実数A₁に変換する。CORDIC回転が所定の段数を完了すると、出力50b.50cは変化しなくなり、出力50dに、そしてその後乗算器の出力10′rに位相回転完了READY信号が発生される。この時、第2の回転手段の12′出力11-2¢の直角位和データ・ワード及びQ₂′出力11-2¢の直角位和データ・ワードは失々次の様に表わされる。

$$I_{2}' = Re | V_{2}' | - Re (| A_{2} | e^{i (\phi_{1} + \phi_{2})})$$

- $| A_{2} | \cos (\phi_{1})$ (11a)

$$Q_{2}' - Im | V_{2}' | - Im (| A_{2} | e^{i (\phi_{1} + \phi_{2})})$$

- $| A_{2} | sin (\phi_{T})$ (11b)

特開平2-29821 (12)

第1の回転装置のI出力11-1dからの
IA1 | データ・ワードが、この時節10'eを
介して、第1及び第2のスカラー乗算手及52、
54の入力52a、54aに現れる。I2'データ・ワードが第1の乗算手及52の第2の入力5
2bに結合され、Q2'データ・ワードが第2の
乗算手段の出力52cのI'データ・ワードが複
素数CORDIC乗算器の出力10'fに現れ、
これがRe(P)~IA1 | IA2 | cos
(øT)のデータであり、第2の乗算手段の出力
54cのQ'データ・ワードが複素数CORDI
C乗算器の出力50'gに現れ、これがIm(P)
-IA1 | IA2 | sin(øT)のデータである。

次に第4図(第4A及び4B図よりなる)について説明すると、第3図の回転装置11-1及び 11-2と符号制御手段50は、計算速度の速いパイプライン形乗算器集成体11′で実現することが出来る。第1のN段逐次形CORDIC乗算


65-nの) 符号ピットが、複数個 (N個) の論 理インバータ70-1乃至70-nの内の関連す る1つによって反転され、この為、第1のCOR DIC乗算器 60 aの任意の段のQ出力の符号ビ ットが、両方の乗算器60a及び60bの次段の 回転の符号を決定する。従って、符号ピットが2 つのパイプライン形CORDIC構造60a及び 60 bの間で反転され、この為、第1の乗算器 6 0 a が第1の入力データ (1 p 及びQ p) を出力 I′及びQ′に於ける (øι +ø₂) に等しい位 相φτへ回転し、第2の乗算器60 bが第2の入 カデータをゼロの位相に回転し、実数出力111 eにIA: Iの大きさを発生する(そして剰余出 力11′ rに略ゼロの大きさの剰余を発生する。 このQ出力は二重回転装置の誤差の目安である)。 I′及びQ′データには、その乗算を必要とする 場合、第3図の実施例の様に、手段52及び54 によってIA」!データのスカラー最算を行なう ことが出来る。

これらの複素数乗算器構造の各々は、従来の複

器 6 0 a が 第 1 段 6 0 - 1 a を 持 ち 、 これ は 入力 11' aから符号選択手段 61-1a (インバー タ62及びMUX手段64で構成される)の所で、 実数軸 1, データを受取ると共に、入力11bか ら別の符号選択手段 6 1 - 1 b の所で虚数軸 Q r データを受取り、符号選択ピット(この第1段に 対するものだけ)がQ、入力データから取出され る。第1の乗算器60 aは、この後略同一の複数 個 (N-1) の改60-2a乃至60-naを持 ち、その各々は、I及びQ部分に対して、夫々符 号選択手段 61-2 a 乃至 61-n a 又は 61-2 b 乃至 6 1 - n b を含む同一の部分と、除數 (2¹⁻¹)の除算手段 6 6 - 1 乃至 6 6 - (n -1) と (こゝで1≤1≤Nであり、Ⅰは段の番号 である)、加算器手段68-1乃至68-(n-1) とを持っている。第2のN段の逐次形COR DIC乗算器60bは、第1段60-1bと(N -1) 個の後続の同一の段 6 0 - 2·b 乃至 6 0 nbとの同じ構成を有する。 (第1の乗算器 60 aの各段のMUX符号選択制御入力65-1乃至

素数乗算器に比べて多数の利点がある。第1に、 最も重要なことであるが、位相と振幅の特定を切 雌すことが出来る。振幅の切捨てが最終的な答の 位相の精度に影響しないし、逆も真である。第2 に、こう云う実施例の復素数乗算器10′ (1対 のCORDIC装置11-1及び11-2を用い るか又は1個の装置11′を用いる)は、中間段 階の結果を生ずるが、これは用途によっては役に 立つことがある。例えば、これらの構造に対する 一方の入力が単に他方の入力の共役複素数であ る場合、こう云う装置は同時に出力10′又は1 0° eに入力信号の振幅を出し、出力 1 6′ f 又 は10°{に入力信号のエネルギを出す。従って、 この実施例は大きさ及びエネルギの同時の検出器 として使うことが出来る。第3図及び第4図の構 遺は、他のどの乗算器の構成よりも、複楽数乗算 に対してずっと融通性のある方式を表わす。

この発明の新規な複素数 C O R D I C 乗算器の 現在好ましいと考えられる幾つかの形式並びにそ の中で用いられる C O R D I C 回転装置の形式を



例として説明したが、当衆者には、極々の変更が考えられよう。従って、この発明は特許請求の範囲によって限定されるものであって、こゝで説明した好ましい実施例の説明によって何等制約されないことを承知されたい。

4. 図面の簡単な説明

第1図はこの発明の第1の形式の複素数ディジタル乗算器の簡略プロック図、第2図は第1図の複素数乗算器に示した再帰形CORDIC手段の代りに使われる逐次形又はパイプライン形CORDIC手段の現在好ましいと考えられる別の実施例の簡略プロック図、第3図はこの発明の別の形式の複素数ディジタル乗算器のプロック図、第3回及び第3b図は第3図の複素数ディジタル乗算器の動作を説明するのに役立つ考えを示すべクトル図、第4A及び4B図は両者が合わさって、第3図の装置に於ける複素数乗算を行なう、現在好ましいと考えられる実施例の逐次形又はパイプライン形手段を示す簡略プロック図である。

[主な符号の説明]

10f, 10g:出力

11a, 11b:入力

14-1,14-2:符号選択手段

14-3.14-4:符号選択手段(再帰部分)


22-1, 22-2: 梁算器


24-1, 24-2: > 79

26-1, 26-2: 加算器

特許出願人

ゼネラル・エレクトリック・カンパニイ 代理人 (7630) 生 沼 徳 二





系と図

